AMD anuncia EPYC Milan-X com mais de 750 MB de 3D V-Cache e GPUs Instinct MI200
Por Renan da Silva Dores • Editado por Wallace Moté |
![Divulgação/AMD](https://t.ctcdn.com.br/yrvX0ppX_CSfLnhrteD3othK_I0=/62x35:1195x672/640x360/smart/i379932.jpeg)
Como havia anunciado na semana passada, a AMD realizou nesta segunda-feira (8) evento para apresentar as próximas novidades que trará às famílias EPYC e Instinct de CPUs e GPUs para servidores. Confirmando os rumores, a empresa trouxe lançamentos para ambos os segmentos, com a estreia das famílias EPYC Milan-X e Instinct MI200, que trazem saltos massivos de desempenho frente à geração anterior e à concorrência.
- Linha AMD EPYC Turin com Zen 5 pode chegar a 256 núcleos e 600 W de consumo
- AMD pode estar preparando CPUs Ryzen e EPYC híbridas com núcleos Zen 5 e Zen 4D
Ambas contam com destaques de peso: enquanto as CPUs inauguram a tecnologia de 3D V-Cache da AMD no mercado, as GPUs são as primeiras do mundo a serem lançadas com design Multi-Chip Module (MCM), tecnologia já utilizada nas linhas Ryzen e EPYC que combina diversos chips em um para compor a GPU.
EPYC Milan-X traz até 768 MB de cache empilhado
![Canaltech](/logo-canaltech.png)
Baseada na microarquitetura Zen 3, a família EPYC Milan 7003 trouxe avanços marcantes de desempenho, não apenas pela nova arquitetura mais eficiente, como também pela alta contagem de até 64 núcleos e 128 threads.
Durante a apresentação, a AMD destaca como uma configuração de soquete duplo do EPYC 75F3, de 32 núcleos e 64 threads, é até 40% mais potente em processamento intenso de dados que a combinação de dois Intel Xeon 8362 Ice Lake, também de 32 núcleos e 64 threads em 10 nm.
Agora, com a chegada da família EPYC Milan-X, a gigante quer ampliar a vantagem ao adicionar quantidades absurdas de cache nas CPUs, turbinando a performance em tarefas que dependam de baixa latência. Para isso, a empresa utilizará a tecnologia de 3D V-Cache, anunciada no início do ano em um protótipo da linha Ryzen para consumidores.
Em resumo, o 3D V-Cache é a técnica pela qual a AMD adiciona cache diretamente sobre o cache já integrado ao die da CPU, para evitar que o calor dos núcleos afete os chips de memória. Para que a comunicação seja estabelecida, são utilizadas dezenas de conexões diretas de cobre, as chamadas Through Silicon Vias (TSVs), unidas por um novo processo desenvolvido em parceria com a TSMC.
São duas fases: a primeira realiza a ligação dos dielétricos dos dois chips em um processo hidrofílico a temperatura ambiente, seguido de um recozimento, que reduz a dureza do material para estabelecer as conexões. A segunda fase liga então os TSVs com a difusão de estado sólido, que integra os materiais com aquecimento.
Na prática, a empresa promete não haver resquícios de solda como em outros métodos, incluindo o chamado Micro Bump 3D utilizado na tecnologia Foveros da Intel, o que aprimora a comunicação e facilita o resfriamento, além de oferecer densidade muito maior de TSVs, turbinando a comunicação.
Assim, a linha Milan-X consegue atingir até 768 MB de cache L3 no modelo topo de linha, para um total de 804 MB considerando outros compartimentos de cache, três vezes mais que a família Milan. A empresa promete ganhos impressionantes de até 50% em cargas de trabalho como simulação de fluidos, análise estrutural e até mesmo simulação e desenvolvimento de chips.
O exemplo dado pela fabricante é justamente o de desenvolvimento de chips, utilizando o programa Synopsis VCS, que verifica os designs ao simular seu funcionamento. Utilizando o projeto de uma GPU RDNA 2 para games, um chip EPYC Milan não especificado de 16 núcleos realiza 24,4 tarefas por hora. Em comparação, o chip equivalente da família Milan-X realiza 40,6 tarefas por hora, um aumento próximo dos 66%.
Curiosamente, não houve mudanças na arquitetura das CPUs, que mantêm os núcleos Zen 3 — os ganhos são quase exclusivamente proporcionados pela adição de cache. A família EPYC Milan-X de 3ª geração é compatível com o soquete SP3 e não requer nenhuma otimização de software, visando facilitar a transição e agilizar a adoção. As soluções serão oferecidas a grandes companhias a partir do primeiro trimestre de 2022.
Linha Instinct MI200 é primeira com GPUs de múltiplos chips
Com o anúncio da GPU Instinct MI100 em 2020, a AMD separou suas soluções gráficas em duas microarquiteturas: Radeon DNA, ou RDNA, para games, e Compute DNA, ou CDNA, para processamento de dados e cargas de trabalho de HPC. A medida teve bons resultados, e ampliou a performance das soluções da família Instinct, com a MI100 sendo a primeira GPU para data centers a superar os 10 TFLOPs de poder computacional em FP64, segundo a AMD.
A gigante agora evolui a tecnologia com o anúncio da família de GPUs Instinct MI200, baseadas na nova microarquitetura CDNA 2. As novidades trazem um salto expressivo nas especificações, prometendo entregar até 4,9 vezes mais desempenho que a Nvidia A100, atual campeã de performance no segmento. Além disso, a linha é a primeira a chegar ao mercado com design MCM, trazendo até dois dies por placa.
Modelo mais poderoso, a Instinct MI250X é fabricada no processo de 6 nm da TSMC e emprega 58 bilhões de transistores, 220 unidades computacionais (CUs), 14.080 Stream Processors, 880 Matrix Cores para cálculos de IA e impressionantes 128 GB de RAM HBM2e, com 3,2 TB/s de largura de banda. Em comparação, a Nvidia A100 traz 54,2 bilhões de transistores e até 80 GB de RAM HBM2e com 2 TB/s de largura de banda.
Diante disso, a solução da AMD consegue entregar até 47,9 TFLOPs de poder computacional em FP64, contra apenas 9,7 TFLOPs da rival da Nvidia. Fora isso, a empresa destaca as vantagens de 60% em capacidade de memória, e de 60% em largura de banda. Na prática, de acordo com os testes apresentados, a MI250X entrega até 3 vezes mais desempenho em benchmarks e cargas de trabalho de HPC.
A AMD oferecerá ainda a Instinct MI250, com 208 unidades computacionais (CUs), 13.312 Stream Processors, 880 Matrix Cores para cálculos de IA e 128 GB de RAM HBM2e, com 3,2 TB/s de largura de banda e 45,3 TFLOPs de poder computacional em FP64.
Complementando a nova linha, a AMD anunciou a estreia da suíte de código aberto ROCm 5.0, que traz diversas novidades focadas em otimizações para a família MI200, além da central AMD Infinity Hub, que reunirá documentação e plugins dedicados a desenvolvedores e pesquisadores que queiram desenvolver software para a nova família de GPUs.
A estreia da linha, acompanhada dos chips Milan-X, acontece no supercomputador Frontier, próxima máquina de alto poder de processamento dos EUA e primeiro a superar a barreira dos ExaFLOPs de poder computacional no país. Para outros clientes, a MI250X e MI250 serão oferecidas no formato OAM em servidores de fabricantes como Dell, Lenovo, ASUS e ATOS a partir do primeiro trimestre de 2022, enquanto uma MI210 em variante PCI-E, para servidores de menor escala, chega em breve.