Intel reforça avanços de novas litografias e confirma uso de processos da TSMC

A Intel divulgou nesta quinta-feira (17), durante conferência para investidores, projeções dos ganhos de performance que seus futuros processos de fabricação oferecerão, incluindo os avançados Intel 20A e Intel 18A, do período chamado pela gigante de "Era Angstrom". A empresa trouxe ainda mais informações sobre a estratégia IDM 2.0, confirmando que utilizará amplamente as litografias da rival TSMC para "não deixar nenhum wafer para trás".

• Intel compra Tower Semiconductor para fortalecer produção de chips
• Intel confirma estreia das GPUs gamer Arc Alchemist até março

Futuro com Intel 4, litografias da TSMC e além

A gigante de Santa Clara começou a discutir sobre seus processos de fabricação reforçando o cronograma de lançamento das próximas 4 gerações, e destacando como concluirá um ciclo de 4 anos oferecendo avanços notáveis com 5 litografias diferentes. O primeiro deles é o Intel 4, antigamente conhecido como o processo de 7 nm, que estará pronto para fabricação ainda neste ano e chegará oficialmente com a 14ª geração de processadores Meteor Lake.

O Intel 4 estreará a fabricação com EUV, que utiliza luz ultravioleta extrema para fornecer maior precisão na impressão dos transistores, e promete um salto marcante de eficiência com ganhos de 20% de performance por Watt em comparação com o Intel 7, de 10 nm, utilizado na 12ª geração Alder Lake.

A companhia lançará logo em seguida, no final de 2023, o Intel 3, versão atualizada do Intel 4 aparentemente focada em servidores, com melhorias que prometem mais 18% de avanços em performance por Watt.

Entrando na já citada "Era Angstrom", a gigante lançará no início de 2024 o Intel 20A, possivelmente equivalente a 2 nm, como sugerem as informações já conhecidas da tecnologia. A novidade promete apresentar ganhos de 15% em performance por Watt, e será seguida de perto pelo Intel 18A, previsto para o final de 2024, e supostamente equivalente a 1,8 nm.

O Intel 18A entregaria melhorias de 10% em performance por Watt e, equipando a 16ª geração de processadores Lunar Lake, traria à Intel a liderança de eficiência, segundo as projeções da companhia. Vale lembrar que a Amazon e a Qualcomm já são dois clientes confirmados para utilizar o processo Intel 20A, através da Intel Foundry Services (IFS).

Junto aos próprios processos, a gigante de Santa Clara revelou que também utilizará as litografias da rival TSMC, especialmente nas GPUs. Não está claro se os processadores também poderão ser eventualmente fabricados pela fundição taiwanesa, mas não se pode descartar essa possibilidade, especialmente se considerarmos a política de não deixar "nenhum wafer de silício para trás" adotada com a IDM 2.0

A estratégia faz sentido se a considerarmos como uma medida de segurança contra eventuais atrasos nos próprios processos de fabricação — o Intel 4 de 7 nm, antes previsto para chegar em 2019, é um exemplo, responsável pela perda da liderança até então inabalável do time azul em tecnologias de fabricação.

Novas tecnologias e manutenção da Lei de Moore

A Intel insiste ainda que, com diversas novas tecnologias que estreará nos próximos anos, manterá a Lei de Moore — cunhada por um dos fundadores da empresa, Gordon Moore, a lei dita que a contagem total de transistores dos chips será dobrada a cada dois anos. Entre elas, o destaque vai para cinco: RibbonFET, PowerVIA, High NA EUV, Foveros Omni e Foveros Direct.

RibbonFET, também conhecido como Gate-All-Around FET (GAAFET), será o novo tipo de transistor introduzido com o Intel 20A. O modelo utilizado atualmente, o FinFET, utiliza uma única estrutura vertical que se estende da base para formar os portões de lógica, tendo contato em três lados.

O RibbonFET muda isso ao substituir a estrutura por nanofolhas ou nanofios de silício, sem contato com a base, em contato por todos os lados com o portão, permitindo melhor controle dos canais, reduzindo a eletrostática e aumentando a eficiência.

A PowerVIA seria uma nova maneira facilitada de alimentar os transistores — atualmente, camadas de metal são intercaladas de forma cuidadosamente planejada para garantir a passagem de energia sem interferências. Com a PowerVIA, os transistores seriam envolvidos em uma espécie de "sanduíche", em que a alimentação seria feita pela parte de baixo, e a comunicação com outros componentes posicionada acima deles.

Enquanto isso, a High NA EUV é uma evolução da EUV tradicional que utiliza lentes de abertura maior para permitir a emissão de ondas ultravioleta ainda menores, indo de 13,5 nm para 8 nm, o que permitiria à fabricante produzir transistores de tamanhos muito menores, como 3 nm ou menos.

Por fim, Foveros Omni e Foveros Direct são parte do portfólio de tecnologias de empilhamento de chips da Intel, buscando aprimorar o sinal de transmissão e a alimentação das diferentes camadas. O Omni visa aplicar colunas de cobre para reduzir interferências e permitir a comunicação de diferentes regiões, possibilitando, por exemplo, o posicionamento de chips lado a lado.

Já o Direct realiza a ligação dos chips empilhados diretamente por interconexões de cobre, sem a necessidade de solda, reduzindo a resistência elétrica e a quantidade de energia necessária para a comunicação entre os componentes, consequentemente gerando menos calor.

Combinadas, essas tecnologias permitiriam à Intel ultrapassar até 2030 a barreira de 1 trilhão de transistores por chip, enorme densidade que já foi obtida por outras empresas mais especializadas recentemente, mas que supostamente chegaria a um número maior de componentes ao final do prazo estabelecido pela companhia.

Fonte: WCCFTech