Micron desenvolve módulos de memória RAM DDR5 de 128GB
Por Daniel Trefilio • Editado por Jones Oliveira |
![Micron](https://t.ctcdn.com.br/eI2Cj_2ay9Mn_OHQXTNDZ9NgRQQ=/640x360/smart/i805137.jpeg)
A Micron anunciou em chamada com investidores que já está desenvolvendo os primeiros módulos de memória RAM DDR5 com 128GB de capacidade, utilizando novos dies de 32GB. Os chips utilizam o novo processo 1β (1-beta) sem a necessidade de tecnologia EUV ou empilhamento, possibilitando escalabilidade para módulos de até 1TB.
- Memórias HBM4 devem trazer largura de banda duas vezes maior
- iPhone 15 Pro e Pro Max são primeiros com memória D1b LPDDR5 da Micron
Em julho de 2023, a empresa já havia confirmado seus chips de 32GB de memória DDR5 em estrutura monolítica. Com o novo anúncio, é seguro assumir que a Micron concluiu o desenvolvimento dos novos dies únicos de múltiplos padrões com tecnologia Deep Ultraviolet (DUV), favorecendo lançamento comercial para 2024.
“Expandimos nosso portfólio de memórias DDR5 de alta capacidade com um módulo de 128GB com die monolítico, e já começamos a enviar amostras aos clientes para aumentar o suporte às suas demandas em aplicações de IA. Esperamos já ter receita desses produtos a partir do segundo trimestre de 2024”, disse Sanjay Mehrotra, CEO da Micron, em fala a investidores.
![Canaltech](/logo-canaltech.png)
Na corrida pela escalabilidade
Assim como a Micron, a Samsung também já está desenvolvendo chips de memória RAM com mais capacidade. Em ambos os casos, a estratégia de reduzir litografias para aproveitar melhor a área da PCB é essencial para garantir escalabilidade, sem depender de técnicas de memórias 3D.
Apesar de analistas já reconhecerem que isso será o próximo ponto de inflexão da indústria, viabilizar empilhamentos mais eficientes depende de reformular toda a arquitetura e infraestrutura de produção de memórias.
A intenção não é abandonar padrões de empilhamento ou tecnologias TSV, que utilizam chips nos dois lados do silício, mas assegurar que o uso desses processos seja melhor aproveitado. Isso garantiria saltos exponenciais em capacidade total de memória, até que o desenvolvimento de DRAMs 3D com nova arquitetura de transistores esteja concluído.
Fonte: Anandtech